Aprovechando la FPGA integrada (eFPGA) - Calendae - Calendae | Informática, Electrónica, CMS, Ciberseguridad

Aprovechando la FPGA integrada (eFPGA) – Calendae

Hola y mil gracias por leerme. Soy Jordi Oriol y en esta ocasión te voy a hablar sobre Aprovechando la FPGA integrada (eFPGA) – Calendae

Por Geoff Tate, director ejecutivo de Flex Logix, Inc.

Ya sea que esté diseñando un SoC, MCU u otro chip, el único problema común es la «congelación de RTL». Hasta ese momento, no ha sido un problema realizar cambios o actualizaciones, pero una vez congelado, el diseño del chip está «atascado». Un cambio después de ese punto puede requerir un nuevo giro que no solo es costoso, sino que también puede retrasar significativamente el programa de desarrollo del chip.

Ahora imagine cómo sería no tener una fecha límite para congelar RTL. ¿Qué diseñador de chips no querría esto? La buena noticia es que ahora se puede utilizar FPGA integrado (eFPGA). Con eFPGA, los diseñadores tienen la flexibilidad de realizar cambios en cualquier punto del proceso de desarrollo de chips, incluso en los sistemas de los clientes. Si bien esto es beneficioso para cualquier equipo de diseño de chips, es especialmente beneficioso para aplicaciones como centros de datos, redes, aprendizaje profundo, inteligencia artificial, aeroespacial y defensa.

¿Qué es eFPA?

Mucha gente piensa que eFPGA es lo mismo que los FPGA tradicionales como los ofrecidos por Xilinx y Altera. Este absolutamente no es el caso. Aunque la tecnología es similar, eFPGA no requiere SERDES y PHY porque la señalización en el chip es muy rápida. La densidad también es muy similar, aunque algunas plataformas eFPGA son mucho mejores que otras, por lo que los diseñadores deben hacer sus deberes y buscar la mejor plataforma. La verdadera diferencia son los usuarios. Los chips FPGA son utilizados principalmente por empresas de sistemas, algunos en grandes volúmenes. Los EFPGA son utilizados principalmente por empresas de chips que necesitan integrar una pequeña cantidad de flexibilidad similar a FPGA en sus chips.

Un FPGA combina una serie de bloques lógicos programables / reconfigurables en una estructura de interconexión programable. En un chip FPGA, el borde exterior del chip se compone de una combinación de GPIO, SERDES y PHY especializados como DDR3 / 4. En FPGAs avanzados, el anillo de E / S es aproximadamente 1/4 del chip y el «tejido» es aproximadamente 3/4 del chip. El «tejido» en sí mismo está principalmente interconectado en los chips FPGA de hoy, donde el 20-25% del área del tejido es programable lógicamente y el 75-80% es interconexión programable.

Un eFPGA es un tejido FPGA sin el anillo circundante de GPIO, SERDES y PHY. En cambio, un eFPGA se conecta al resto del chip utilizando señalización digital estándar, lo que permite interconexiones en chip muy grandes y muy rápidas.

¿Como puede ser usado?

Existe una amplia gama de aplicaciones ideales para eFPGA, desde chips de red muy grandes hasta pequeños chips MCU / IoT. En 40nm con aplicaciones como MCU / IoT, el énfasis está en la energía, por lo que las empresas eFPGA optimizan sus productos para tener más modos de administración de energía, preservación del estado de bajo voltaje y otras características. En aplicaciones de 28/16 nm, el énfasis está en el rendimiento, por lo que eFPGA como Flex Logix® EFLX® está optimizado para esto. El requisito de rendimiento más alto es típicamente donde EFLX opera en la ruta de control o ruta de datos y debe sincronizar a la frecuencia del ASIC RTL cableado circundante. En este caso, los clientes suelen utilizar EFLX en trozos de 1000 o menos LUT mediante la implantación de una lógica de control rápido con LUT de 1 o 2 fases entre flops. Los requisitos de E / S tienden a ser muy grandes, especialmente en las entradas. Un requisito de rendimiento relativamente menor es el control de E / S, como en una MCU o IOT, donde eFPGA puede habilitar el procesamiento de E / S local para reducir la potencia general del sistema al no tener que activar la MPU o donde puede implementar E / S en serie adicional / O funciona según sea necesario. Una aplicación intermedia es donde somos un bloque reconfigurable de RTL en un bus de procesador.

Habilite matrices en cualquier tamaño o configuración

Un beneficio clave de eFPGA es la capacidad de permitir a los clientes diseñar chips en cualquier tamaño o configuración de matriz que necesiten. Por ejemplo, si un cliente está diseñando en 16 nm, es posible que solo requiera unos pocos cientos de LUT lógicas programables para una lógica de control reconfigurable rápida que se ejecute a ~ 1 GHz. Por el contrario, otro cliente en el mismo proceso puede querer 50 000 LUT. a 100.000 para un acelerador de procesador de centro de datos. Con Flex Logix, la forma en que esto se puede lograr es mediante el uso de bloques enlosables. Primero, se diseñan 4 núcleos IP EFLX utilizando el enfoque anterior. Cada núcleo IP es un FPGA independiente, pero también se pueden agrupar para ofrecer matrices EFLX, aproximadamente 75 en total, desde 100 LUT hasta 122,5 K LUT, con cualquier combinación lógica / DSP.

Cada núcleo IP de EFLX tiene un nivel superior adicional de interconexión que permite que un núcleo se conecte automáticamente a los vecinos circundantes para crear una gran matriz de hasta NxN.

Arreglos EFLX-100 de hasta 5 × 5 o 3000 LUT (en realidad, hay 120 LUT en un EFLX-100).

EFLX-2.5K toma más de 2500 LUT y arregla hasta 122.5K LUT.

Una matriz puede ser completamente lógica o completamente DSP o cualquier combinación de los dos tipos principales:

También es posible incrustar grandes cantidades de RAM en la matriz incrustada. Flex Logix hace esto mediante el uso de compiladores de RAM estándar para generar cualquier tipo de RAM que el cliente requiera (puerto único, puerto dual; ECC / paridad / ninguno; según se desee) y coloca la RAM entre los núcleos. La RAM es parte de una única matriz EFLX.

El uso del enfoque anterior permite que algunos núcleos IP generen una variedad casi ilimitada de arreglos FPGA integrados para satisfacer cualquier necesidad del cliente.

El futuro

eFPGA está cambiando la forma en que se diseñan los chips, proporcionando un nivel de flexibilidad y reprogramación que nunca existió. Muchos líderes ya están utilizando eFPGA, incluidos DARPA, Sandia, Harvard, SiFive y HiPer Consortium, y muchos más se encuentran en la etapa de planificación o evaluación. Una vez que los diseñadores de chips disfruten de la flexibilidad que ofrece eFPGA, nunca querrán volver al antiguo proceso de quedarse atascados con su RTL.

Deberías compartir en en tu Twitter y Facebook para que tus colegas lo consulten

??? ? ? ???

Comparte