DarkRISC-V apunta a la familia FPGA Xilinx Spartan-6 de bajo costo - Calendae - Calendae | Informática, Electrónica, CMS, Ciberseguridad

DarkRISC-V apunta a la familia FPGA Xilinx Spartan-6 de bajo costo – Calendae

Hola, un placer verte por aquí. En el teclado Jordi Oriol y en esta ocasión te voy a hablar sobre DarkRISC-V apunta a la familia FPGA Xilinx Spartan-6 de bajo costo – Calendae

Desarrollado en las horas oscuras de la noche, entre las 2 y las 8 am del 19 de agosto por Marcelo Samsoniuk, el DarkRISC-V stack es una implementación experimental de código abierto del estándar RISC-V que apunta a la familia FPGA Xilinx Spartan-6 de bajo costo. Después de una semana de depuración, Samsoniuk lanzó la implementación a GitHub bajo una licencia BSD.

Primer chip RISC-V – Freedom en todas partes 310 Chip

Marcelo Samsoniuk dice:

El concepto general se basa en mis otros procesadores RISC iniciales y consiste en una canalización simplificada de dos etapas donde una instrucción se obtiene de una memoria de instrucciones en el primer reloj y luego se decodifica / ejecuta en el segundo reloj. La tubería se superpone sin enclavamiento, de manera que DarkRISC-V puede lograr el rendimiento de un reloj por instrucción la mayor parte del tiempo (la excepción es después de una rama, donde la tubería se vacía y se pierde un reloj). Además, el código es muy compacto, con alrededor de doscientas líneas de código Verilog ofuscado pero hermoso.

Aunque el código es pequeño y tosco en comparación con otras implementaciones de RISC-V, DarkRISC-V tiene muchas características impresionantes:

  1. Implementa la mayor parte del conjunto de instrucciones RISC-V RV32I.
  2. Funciona hasta 75 MHz y mantiene 1 reloj por instrucción la mayor parte del tiempo
  3. Arquitectura Harvard flexible (fácil de integrar un controlador de caché)
  4. Funciona bien en un verdadero Spartan-6 lx9
  5. Funciona bien con gcc 9.0.0 para RISC-V (¡no se requieren parches!)
  6. Utiliza solo alrededor de 1000 LUT (spartan-6, solo núcleo)
  7. Tiene la licencia BSD.

Con las primeras muestras de procesadores GAP8 suministrados por Open-Silicon, casi nos acercamos a un período en el que tenemos más proveedores que producen silicio abierto construido alrededor del núcleo RISC-V, y cuando eso suceda, estaremos en un lugar muy diferente. En ese momento, nos encontramos en un entorno de hardware verdaderamente abierto porque ya no tenemos el bloqueo del proveedor, y será interesante ver si eso hace una diferencia en la disponibilidad de tarjetas basadas en RISC-V.

Hasta entonces, sin embargo, la disponibilidad de implementaciones de la arquitectura RISC-V y la capacidad de las personas para usarla, independientemente de si se usa o no una FPGA, es importante para la salud continua de los ecosistemas.

Para obtener instrucciones sobre cómo implementar RISC-V, visite su Repositorio de GitHub.

Puedes compartir en en tu Twitter y Facebook para que tus colegas lo vean

??? ? ? ???

Comparte