Difundir Tera en el Intel Developer Forum - Calendae | Informática, Electrónica, CMS, Ciberseguridad

Difundir Tera en el Intel Developer Forum

Hola y mil gracias por leerme. Soy Simón Sánchez y esta vez te voy a hablar sobre Difundir Tera en el Intel Developer Forum

Esta semana en San Francisco, los ejecutivos de Intel evangelizaron la visión de la compañía sobre el futuro de la informática. El CEO Paul Otellini utilizó el Intel Developer Forum (IDF) como plataforma para presentar la hoja de ruta general del producto para los próximos cuatro años y más. El CTO Justin Rattner habló sobre el desarrollo de su procesador terascale de largo alcance y los nuevos tipos de aplicaciones que utilizarán esta tecnología avanzada.

A corto plazo, Intel planea acelerar el ciclo de diseño de microarquitectura produciendo nuevas arquitecturas centrales cada dos años, en lugar de las cuatro o seis que han hecho en el pasado. Mostró un gráfico que mapea las nuevas microarquitecturas que llegaron en 2008 (con nombre en código Nehalem y dirigido a la tecnología de fabricación de silicio de 45 nm), seguido de otro en 2010 (con nombre en código Gesher y dirigido a 32 nm). Otellini dijo que están en camino de utilizar su tecnología de 45 nm en nuevos productos a partir del segundo semestre de 2007.

Intel, que ha vendido procesadores de 65 nm desde junio, tiene quizás una ventaja de seis meses sobre su rival AMD en tecnología de fabricación de silicio. Los primeros procesadores Opteron y Athlon con tecnología de 65 nm no se esperan hasta finales de este año. La ventaja de la tecnología de proceso de Intel podría extenderse aún más cuando suba a 45 nm en 2007. Pero AMD, con su tecnología HyperTransport, está obligando a su mayor rival a ponerse al día en el campo de la interconexión de procesadores. En el IDF, Intel dijo muy poco sobre la hoja de ruta para su tecnología CSI. CSI, que significa Common System Interconnect o Common System Interface dependiendo de con quién hable, es presumiblemente la respuesta de Intel a HyperTransport, pero aparentemente no valía la pena hablar de él todavía.

Mientras tanto, Intel está promoviendo una tecnología de interconexión de estándar abierto llamada «Geneseo», que se presenta como una extensión del popular PCI Express. Al igual que la iniciativa Turrence basada en HyperTransport de AMD, Geneseo está diseñado para permitir que otros proveedores conecten procesadores de aceleración especiales (por ejemplo, coprocesador numérico, motores XML y dispositivos de cifrado / descifrado) al procesador host. Intel está trabajando con varios socios en esta tecnología, incluida IBM, pero no está claro cuándo Geneseo verá la aplicación comercial.

La presentación más progresista en el IDF fue la del CTO de Intel Justin Rattner. Reveló algunos detalles del trabajo realizado por el Programa de Investigación en Computación a Tera-scale de la compañía. En una desviación de los diseños comerciales, Rattner describió un prototipo que contenía 80 núcleos de procesamiento similares a RISC dispuestos en mosaico y unidos a una pila vertical de chips de memoria. Según Rattner, este tipo de configuración tridimensional permite miles de interconexiones que pueden mantener velocidades de transferencia de memoria a procesador de terabytes por segundo. El láser de silicio híbrido recientemente demostrado por Intel se utilizaría para la conectividad de terabit / segundo a otros procesadores, dispositivos de E / S e incluso otros sistemas. La idea es producir un procesador de teraescala, un dispositivo que proporcionará un teraflop de rendimiento y tendrá acceso a terabytes / segundo de ancho de banda, literalmente una supercomputadora en un chip. La tecnología podría comercializarse en los próximos cinco años.

Dicho chip no está diseñado para la supercomputación tradicional. Intel no ve las simulaciones de armas nucleares o el modelado del clima global como una industria en crecimiento. Un procesador de terascala probablemente encontraría un hogar cómodo en los centros de datos a gran escala, donde las aplicaciones de servicios web de subprocesos múltiples están de moda. Esta tecnología también podría impulsar nuevos mercados de aplicaciones y aquí es donde Intel ve el camino hacia la fabricación de alto volumen. No contento con un enfoque de construirlo y venir, Intel ya ha definido ampliamente las clases de aplicaciones que deben usarse en tales procesadores. Se denominan RMS: reconocimiento, minería y síntesis. Intel los define de la siguiente manera:

Reconocimiento: Funciones de aprendizaje automático que permiten a las computadoras examinar datos (texto, imágenes, video, audio, etc.) y construir modelos matemáticos basados ​​en lo que identifican. Un ejemplo sería construir un modelo de la cara de una persona específica.

Extracción: La capacidad de examinar grandes cantidades de datos del mundo real relacionados con los modelos o modelos de interés. En pocas palabras, es la capacidad de encontrar una instancia de un modelo específico en medio de un gran volumen de datos. Por ejemplo, la minería puede implicar buscar el rostro de una persona en particular a partir de una gran cantidad de imágenes de varias resoluciones, entornos de iluminación, etc.

Síntesis: La capacidad de explorar escenarios teóricos mediante la construcción de nuevas instancias de un modelo. Por ejemplo, esto podría proyectar cómo se vería la cara de una persona si fuera más joven o mayor.

Un ejemplo de una aplicación que incorpora estas características sería un automóvil «inteligente» que podría conducir solo a un destino (como recogerlo y llevarlo a casa). Otro ejemplo sería un servicio web que le permitiera comprar ropa virtual a través de Internet, permitiéndole «probarse» artículos individuales y ver cómo le quedan con otros artículos de su guardarropa actual.

Imagínese los efectos económicos que resultarían de estos dos ejemplos bastante simples. El automóvil inteligente eliminaría los taxis, las escuelas de manejo, la policía de tránsito y la mayor parte del DMV, además de revolucionar el transporte terrestre comercial. El segundo ejemplo aceleraría la desaparición de las tiendas de ropa físicas, cambiaría el perfil de los centros comerciales y podría llevar a la creación de ropa de diseñador para la clase media.

Justin Rattner escribió sobre la aparición de estos nuevos dominios de aplicación en su reciente Entrada de blog:

«Estas» aplicaciones asesinas «emergentes del futuro tienen algunos atributos importantes en común: son de naturaleza altamente paralela, se construyen a partir de un conjunto común de algoritmos y, según los estándares actuales, tienen requisitos extremos de ancho de banda y memoria. a menudo requieren teraFLOPS de potencia informática y terabytes por segundo de ancho de banda de memoria, respectivamente. Desafortunadamente, la comunidad de investigación y desarrollo carece de un conjunto de estas cargas de trabajo emergentes y altamente escalables para impulsar el diseño cuantitativo de nuestros futuros sistemas informáticos «.

Debido a esta escasez, Intel se ha comprometido a construir una nueva cultura de software centrada en la programación paralela. Un libro blanco corporativo, «De unos pocos núcleos a muchos, una descripción general de la investigación informática a escala Tera», refleja la misión de la empresa de convertir las masas de programación en HPC. El reclama:

“En una futura escala de tera, el software debería diseñarse para utilizar el paralelismo disponible para lograr la ventaja de rendimiento del mayor número de núcleos. Esto requiere que los desarrolladores de software diseñen programas paralelos, una tarea tradicionalmente lenta y propensa a errores que requiere que los desarrolladores piensen de manera diferente a como lo hacen hoy. Enseñar a los desarrolladores tradicionales y futuros a identificar y luego aprovechar de manera efectiva el paralelismo es algo que Intel debe promover si estas habilidades van a pasar de un dominio limitado de expertos en computación de alto desempeño (HPC) a la corriente principal «.

Si el futuro de la informática es la informática de alto rendimiento, los proveedores que encuentren la manera de llevar esta tecnología a la corriente principal dominarán la TI y relegarán a sus rivales a nichos de mercado o algo peor. De hecho, aplicaciones asesinas.

Para leer el blog de Justin Rattner, visite http://blogs.zdnet.com/OverTheHorizon/.

Para obtener más información sobre el programa de investigación Tera-Scale de Intel, descargue el documento técnico en ftp://download.intel.com/research/platform/terascale/terascale_overview_paper.pdf.

—–

Como siempre, los comentarios de Calendae son bienvenidos y alentados. Escríbeme, Michael Feldman, un [email protected].

Deberías compartir en tus redes sociales para que tus colegas lo sepan

??? ? ? ???

Comparte