IBM participará en el cubo de memoria híbrida 3D de Micron - Calendae | Informática, Electrónica, CMS, Ciberseguridad

IBM participará en el cubo de memoria híbrida 3D de Micron

Hola de nuevo. Yo soy Simón Sánchez y hoy te voy a hablar sobre IBM participará en el cubo de memoria híbrida 3D de Micron

El Hybrid Memory Cube (HMC) de Micron Technology recibió un gran impulso esta semana cuando IBM anunció que brindará soporte crítico para la tecnología. HMC es un chip de memoria integrado 3D que Micron está promocionando como un dispositivo revolucionario diseñado para llevar a cabo un asalto directo a la pared de la memoria.

El muro de memoria se produjo porque la E / S de DRAM no se mantuvo al día con los procesadores multinúcleo. Aunque las capacidades de DRAM se mantienen a la par con la ley de Moore, el rendimiento del canal de datos entre la memoria y el procesador apenas ha cambiado. A medida que cada nuevo núcleo en un procesador agrega otra boca hambrienta para alimentar, y a medida que los núcleos se duplican en número aproximadamente cada dos años, el canal de datos se ha convertido en un cuello de botella que empeora. La solución de Micron fue mover la memoria a la tercera dimensión, permitiendo la creación de canales de E / S cada vez más grandes.

En pocas palabras, Hybrid Memory Cube es una pila de memoria 3D pegada con TSV (a través de silicio). Los TSV proporcionan interconexión eléctrica para chips DRAM. Un controlador lógico está integrado en la base del cubo.

Aunque Micron inventó el cubo, la compañía también presentó a Samsung como parte de su Hybrid Memory Cube Consortium. Intel, Altera, Open Silicon y Xilinx también están a bordo, aunque no está claro si son oficialmente parte del Consorcio o solo socios tecnológicos. Intel parece particularmente entusiasta. El director de tecnología Justin Rattner demostró un prototipo de HMC en el Foro de desarrolladores de Intel en el otoño de septiembre, y señaló que era el dispositivo DRAM de mayor ancho de banda del mundo jamás construido.

Dejando a un lado las porristas, el propósito principal del Consorcio es definir una interfaz para la tecnología con suficiente apoyo de la industria para estimular la adopción por parte de los proveedores de sistemas y los fabricantes de tarjetas. Inicialmente pensada para computación de alto rendimiento, redes y otras aplicaciones que requieren mucho ancho de banda de memoria, Micron espera que la tecnología llegue a los dispositivos de consumo. HMC se puede emparejar con CPU, GPU, FPGA o ASIC.

Según el anuncio de esta semana, IBM fabricará el controlador HMC y utilizará su tecnología de fabricación de chips 3D para producir los Cubes. La compañía tiene la intención de fabricar piezas de HMC utilizando su tecnología de proceso de 32 nm en sus instalaciones de East Fishkill, Nueva York, y se esperan los primeros envíos para la segunda mitad de 2012.

Para la informática de alto rendimiento, las redes y otras aplicaciones en las que la pared de la memoria ya es un cuello de botella, el impacto potencial podría ser enorme. Se anuncia que la tecnología HMC proporciona más de 15 veces el rendimiento de la memoria DDR3. Con el diseño actual de la HMC, se han logrado velocidades de transferencia de hasta 128 GB / segundo (1 terabit por segundo). Y debido a la configuración 3D, Micron dice que ocupa un 80% menos de espacio que los RDIMM tradicionales.

Significativamente, Micron señala que el cubo usa un 70 por ciento menos de energía por bit que los módulos DDR3 convencionales. Una sola HMC utilizaría alrededor de 10 vatios de potencia con las porciones de memoria actuales, en comparación con los 82 vatios del rendimiento equivalente que se encuentra en 15 DIMM DDR3-1333.

La aceleración y la mejor eficiencia energética se consiguen principalmente mediante el paralelismo. Dado que los chips de memoria están apilados, hay más espacio para los pines de E / S en los TSV. Por lo tanto, es posible acceder a cada DRAM con más canales (y / o más amplios). El resultado final es que el controlador puede acceder a muchos más bancos de memoria simultáneamente de lo que se puede lograr con un DIMM bidimensional. Y debido a que el controlador y los chips DRAM están muy juntos, las latencias pueden ser extremadamente bajas.

No se discutió el precio del módulo HMC. Pero dado que el mercado objetivo inicial son los sistemas de gama alta, uno podría esperar pagar una prima por estas partes, al menos desde el punto de vista de la capacidad de memoria (bytes / dólar). Pero cuando el rendimiento, el espacio y el consumo de energía son consideraciones primordiales, las HMC podrían proporcionar un TCO mucho mejor que la tecnología DDR tradicional.

Seguramente para la comunidad de supercomputadoras que busca lograr una computación a exaescala con un presupuesto energético estricto (20 MW) antes de que finalice la década, Cube podría convertirse en la tecnología de memoria de referencia para estos sistemas. Para HPC más genéricos, el problema puede ser el precio, ya que para muchos clientes obtener suficiente capacidad de memoria a gran escala ya está limitado por el precio. En estos casos, los cubos pueden ser más parsimoniosos, como en un nivel de memoria de baja capacidad y alto rendimiento.

Aunque IBM dice que el primer chip HMC está programado para la segunda mitad de 2012, eso no significa que las piezas se enviarán en volumen en ese momento. La especificación de la interfaz para Cube aún no está disponible y no debería estar lista hasta el próximo año. Dicho esto, es más probable que los primeros Cubes comiencen a aparecer en servidores de alta gama, equipos de red y equipos informáticos en 2013.

Deberías compartir en tus redes sociales para que tus colegas lo vean

??? ? ? ???

Comparte