Kit de paleta de helado PolarFire Microchip SoC FPGA - Calendae - Calendae | Informática, Electrónica, CMS, Ciberseguridad

Kit de paleta de helado PolarFire Microchip SoC FPGA – Calendae

Hola, ¿qué tal colega?. Soy Jordi Oriol y en esta ocasión vamos a hablar sobre Kit de paleta de helado PolarFire Microchip SoC FPGA – Calendae

Microchip Kit de paleta de paleta PolarFire SoC FPGA es una plataforma de evaluación para la familia PolarFire FPGA SoC de rango medio de la compañía, una cartera de dispositivos basados ​​en RISC-V que contienen capacidades de hardware seguro, capaces de ejecutar sistemas operativos Linux y / o en tiempo real (RTOS) y consumen hasta un 60% menos de energía que las soluciones FPGA de la competencia, según la empresa.

El FPGA SoC a bordo del Icicle Kit PolarFire FPGA SoC, el MPFS250T-FCVG484EES, contiene 254k elementos lógicos con una tabla de búsqueda de cuatro entradas (LUT) y flip-flops de tipo D, 784 bloques MACC (18 × 18 acumulados por multiplicación), un subsistema de CPU RISC-V de cinco núcleos SiFive y 2 MB de Memoria caché L2 con soporte para modos deterministas (Figura 1). Los datos también se pueden almacenar fuera del chip en un LPDDR4 de 2GB, un flash SPI de 1Gb o un flash eMMC de 8GB (combinado con una ranura para tarjeta SD) a bordo del SoC Icicle PolarFire FPGA.

El complejo de procesadores RISC-V incluye un núcleo de monitor RISC-V de 64 bits con funcionalidad de arranque seguro junto con cuatro núcleos de aplicación RISC-V de 64 bits que se conectan a un conmutador de coherencia y luego al subsistema de memoria. El conmutador consistente se conecta a un conmutador AMBA habilitado para QoS y protegido por memoria en la interfaz AXI, luego a la estructura PolarFire FPGA.

En términos de señales en la placa Icicle, los usuarios encontrarán una variedad de interfaces y puertos de expansión para una fácil integración del sistema y creación rápida de prototipos, que incluyen:

La interfaz I²C se conecta a un microchip PAC1934T-I / JQ PMIC que realiza detección de carril de alimentación FPGA y DDR. Mientras tanto, un conector JTAG integrado y Programador FlashPro6 (integrado para kits de producción, externo para kits de creación de prototipos) proporciona a los desarrolladores acceso directo a la depuración y una rampa de entrada de 52 puntos de prueba.

Los GPIO se conectan a los LED de alimentación y de usuario, así como a un conjunto de cuatro botones.

Lee mas

Recuerda compartir en una historia de tu Instagram para que tus amigos lo flipen

??? ? ? ???

Comparte