Nueva tecnología de chip para alimentar la supercomputadora GRAPE-8

Hola de nuevo. Soy Simón Sánchez y en esta ocasión vamos a hablar sobre Nueva tecnología de chip para alimentar la supercomputadora GRAPE-8

Con las supercomputadoras más rápidas del planeta con apetitos de varios megavatios, la HPC ecológica se ha puesto de moda. La máquina IBM Blue Gene / Q es actualmente la número uno en fracasos de eficiencia energética, pero una nueva tecnología similar a FPGA introducida en el mercado por la startup de semiconductores eASIC está proporcionando una solución informática aún más ecológica. Y un proyecto de HPC en Japón conocido como GRAPE está usando los chips para alimentar su nueva supercomputadora.

GRAPE, que significa Gravity Pipe, es un proyecto informático japonés centrado en la simulación astrofísica. (Más específicamente, la aplicación utiliza la física newtoniana para calcular la interacción de partículas en Sistemas de N cuerpos). El proyecto, que comenzó en 1989, abarcó ocho generaciones de hardware, todos construidos como sistemas especiales de supercomputadoras.

Cada una de las máquinas GRAPE fue impulsada por un chip personalizado, diseñado específicamente para optimizar los cálculos astrofísicos que forman la base del trabajo de simulación. Los procesadores especiales se conectaron como aceleradores externos, utilizando sistemas host basados ​​en CPU más convencionales, en forma de estaciones de trabajo o servidores, para impulsar la aplicación.

La máquina de primera generación, GRAPE-1, logró solo 240 megaflops de precisión simple en 1989. Al año siguiente, el equipo construyó un procesador de doble precisión, que culminó en el GRAPE-2 de 40 megaflop. En 1998, desplegaron GRAPE-4, su primer sistema teraflop. El sistema más reciente, GRAPE-DR, fue diseñado para ser una máquina petascale, aunque su entrada TOP500 apareció en 2009 como un clúster de 84,5 teraflop.

Si bien el equipo de GRAPE pudo obtener mucho más rendimiento del hardware especialmente diseñado del que hubieran tenido con maquinaria HPC de uso general, es una propuesta costosa. Cada iteración de GRAPE se basó en un diseño ASIC diferente, que requirió el costoso y lento proceso de diseño, prueba y fabricación del chip. Y con la reducción de las geometrías de los transistores, los costos de desarrollo se han disparado.

Cuando el equipo GRAPE de la Universidad de Hitotsubashi y el Instituto de Tecnología de Tokio comenzaron a diseñar la próxima generación, decidieron que la investigación y el desarrollo de los chips no podrían absorber más de una cuarta parte del costo del sistema. Pero dados los crecientes gastos de desarrollo del procesador, lo superarían por un amplio margen. En 2010, estimaron que se necesitarían aproximadamente $ 10 millones para desarrollar un nuevo ASIC personalizado con tecnología de 45 nm. Entonces, cuando llegó el momento de GRAPE-8, los ingenieros estaban buscando alternativas.

Los candidatos naturales fueron las GPU y las FPGA, que ofrecen una gran potencia de cálculo en un paquete de eficiencia energética. Cada uno tenía sus ventajas: FPGA en capacidad de personalización, GPU en potencia informática pura. Sin embargo, finalmente se decidieron por una tecnología desarrollada por eASIC, una fabulosa empresa de semiconductores que ofrecía un tipo especial de ASIC especialmente diseñado y basado en un flujo de trabajo FPGA.

La tecnología tenía poca base en la informática de alto rendimiento y se utilizaba principalmente en plataformas integradas, como infraestructura inalámbrica y hardware de almacenamiento empresarial. Pero los diseñadores de GRAPE quedaron impresionados con la eficiencia de la tecnología. Con un chip eASIC, podrían obtener la misma potencia de cálculo que un FPGA por una décima parte del tamaño y aproximadamente un tercio del costo. Y aunque las últimas GPU eran un poco más potentes en términos de fracaso de lo que podía ofrecer eASIC, el consumo de energía era un orden de magnitud mayor.

En pocas palabras, la empresa ofrece algo entre un FPGA y un ASIC convencional. Según Niall Battson, gerente de productos senior de eASIC, parece una matriz de puertas programables en campo, pero «todos los circuitos de programación han sido eliminados». Esto ahorra tanto la propiedad del chip como la energía, ya que ese circuito no termina en la tuerca.

Básicamente, la empresa puede tomar un diseño FPGA (en RTL o lo que sea) y producir un ASIC a partir de él. Pero poco convencional. Battson dice que su salsa secreta real es que la lógica se establece en una sola capa de silicio, en lugar de las cuatro o cinco utilizadas para los ASIC convencionales. Esta simplificación acelera enormemente la validación y fabricación de los chips, tanto que pueden transformar un chip de producción en 4-6 meses, dependiendo de la complejidad del proyecto.

Aunque la densidad lógica y la eficiencia energética son más bajas que las de un ASIC estándar, los costos iniciales son significativamente más bajos. Para los clientes cuyos volúmenes garantizan en última instancia un ASIC «verdadero» (como los controladores de unidades de disco), eASIC proporciona un servicio que acompaña el diseño del cliente hasta la fase de endurecimiento final.

Para la supercomputadora de simulación de astrofísica, este paso no era necesario. El chip eASIC de 45 nm construido y suministrado para el nuevo sistema GRAPE-8 alcanza casi 500 gigaflops (250 MHz) con un consumo de energía de solo 10 vatios. La tarjeta aceleradora GRAPE-8 alberga dos de estos chips personalizados, así como un procesador estándar, que entrega 960 gigaflops en 46 vatios. Cuando se conecta a una PC host, se agregan 200 vatios adicionales. Incluso en esta configuración improvisada, el sistema alcanza 6.5 gigaflops por vatio, aproximadamente tres veces mejor que los 2.1 gigaflops por vatio que posee Blue Gene / Q de IBM, el actual campeón de Green500.

Por supuesto, el Blue Gene / Q es un superordenador genérico, por lo que la comparación es un poco entre manzanas y naranjas. Pero la generalidad de los proyectos informáticos existe en un continuo, no como una taxonomía binaria. En general, se puede lograr un mejor rendimiento y eficiencia energética debido a la mayor especialización incorporada en el hardware. La desventaja es que estas máquinas de aplicación única son notoriamente caras, lo que explica por qué hay tan pocas. Además de UVA, solo el Anton superordenador (para simulaciones de dinámica molecular) todavía utiliza ASIC específicos de la aplicación.

Los diseñadores de GRAPE están realmente interesados ​​en construir una máquina más ambidiestra para manejar una mayor variedad de aplicaciones científicas. De hecho, la máquina GRAPE-DR era algo diferente de sus predecesoras y estaba destinada a aplicaciones fuera de las simulaciones astrofísicas, incluido el análisis del genoma, el modelado de proteínas y la dinámica molecular.

Según Battson, un chip SIMD más genérico es ciertamente posible con un esquema eASIC y están considerando cómo podrían modificar su tecnología para que esto suceda. El producto de 28 nm de próxima generación de la compañía está diseñado para ofrecer el doble de rendimiento y reducir a la mitad el consumo de energía, por lo que hay espacio para funciones adicionales. El principal problema que dice es que un SIMD ASIC genérico probablemente debería funcionar dos veces más rápido que el chip GRAPE-8 para proporcionar un rendimiento razonable y eso aumenta el consumo de energía.

Por supuesto, con la perspectiva de máquinas de exaescala que absorben energía en el horizonte, la supercomputación específica de la aplicación podría regresar, especialmente si la producción de aceleradores especialmente diseñados se hiciera rápida y barata. Si es así, eASIC y su tecnología podrían encontrarse con muchos pretendientes entusiastas.

Recuerda compartir en una historia de tu Instagram para que tus amigos opinen

??? ? ? ???

Comparte