PYNQ-Z1: Productividad Python para Zynq-7000 ARM / FPGA SoC - Calendae - Calendae | Informática, Electrónica, CMS, Ciberseguridad

PYNQ-Z1: Productividad Python para Zynq-7000 ARM / FPGA SoC – Calendae

Hola de nuevo. En el teclado Jordi Oriol y hoy te voy a contar sobre PYNQ-Z1: Productividad Python para Zynq-7000 ARM / FPGA SoC – Calendae

Productividad de Python para Zynq: un proyecto especial del programa universitario de Xilinx

La placa PYNQ-Z1 está diseñada para usarse con PYNQ, un nuevo marco de código abierto que permite a los programadores integrados aprovechar las capacidades de Xilinx Zynq All Programmable SoC (APSoC) sin tener que diseñar circuitos lógicos programables. En su lugar, APSoC se programa con Python, con código desarrollado y probado directamente en el PYNQ-Z1. Los circuitos lógicos programables se importan como bibliotecas de hardware y se programan a través de sus API esencialmente de la misma manera en que se importan y programan las bibliotecas de software.

La placa PYNQ-Z1 es la plataforma de hardware para el marco de código abierto PYNQ. El software que se ejecuta en las CPU ARM A9 incluye:

  • Un servidor web que aloja el entorno de diseño de Jupyter Notebook
  • Los paquetes kernel e IPython
  • Linux
  • Biblioteca de hardware básica y API para FPGA

Para los diseñadores que deseen ampliar el sistema base contribuyendo con nuevas bibliotecas de hardware, las herramientas Xilinx Vivado WebPACK están disponibles de forma gratuita.

Caracteristicas

  • ZYNQ XC7Z020-1CLG400C:
    • Procesador Cortex-A9 de doble núcleo a 650 MHz
    • Controlador de memoria DDR3 con 8 canales DMA y 4 puertos esclavos AXI3 de alto rendimiento
    • Controlador periférico de gran ancho de banda: Ethernet 1G, USB 2.0, SDIO
    • Controlador periférico de ancho de banda bajo: SPI, UART, CAN, I2C
    • Programable por JTAG, flash Quad-SPI y tarjeta microSD
    • Lógica programable de la familia Artix-7
      • 13,300 secciones lógicas, cada una con cuatro LUT de 6 entradas y 8 flip-flops
      • 630 KB de RAM de bloque rápido
      • 4 paneles de administración de reloj, cada uno con un bucle de bloqueo de fase (PLL) y un administrador de reloj de modo mixto (MMCM)
      • 220 rebanadas DSP
      • Convertidor de analógico a digital en chip (XADC)
  • Memoria:
    • 512 MB de DDR3 con bus de 16 bits a 1050 Mbps
    • Flash Quad-SPI de 16 MB con identificador único global programado de fábrica (compatible con EUI-48/64 ™ de 48 bits).
    • Ranura microSD
  • Poder:
    • Alimentado por USB o cualquier fuente de 7V-15V (ver productos recomendados)
  • USB y Ethernet:
    • Circuito de programación USB-JTAG
    • Puente USB-UART
    • USB OTG PHY (solo admite host)
    • PHY Gigabit Ethernet
  • Audio y video:
    • Micrófono electret con salida PDM (Pulse Density Modulated)
    • Conector de salida de audio mono de 3,5 mm, formato de modulación de ancho de pulso (PWM)
    • Puerto de disipador HDMI (entrada)
    • Puerto de fuente HDMI (salida)
  • Interruptores, botones y LED:
    • 4 botones
    • 2 interruptores deslizantes
    • 4 LEDs
    • 2 LED RGB
  • Conectores de expansión:
    • Dos puertos Pmod estándar
    • Conector Shield Arduino / chipKIT
      • 49 E / S FPGA totales
      • 6 entradas analógicas de 0-3,3 V de un solo extremo para XADC
      • 4 entradas analógicas diferenciales 0-1,0 V a XADC

Para obtener más información sobre PYNQ, consulte la página web del proyecto en www.pynq.io. Aquí encontrará materiales que lo ayudarán a comenzar y un foro para comunicarse con la comunidad de soporte.

Deberías compartir en tu Facebook para que tus colegas lo vean

??? ? ? ???

Comparte