TACC cambia a MIC - Calendae | Informática, Electrónica, CMS, Ciberseguridad

TACC cambia a MIC

Hola, ¿qué tal colega?. Soy Simón Sánchez y hoy vamos a hablar sobre TACC cambia a MIC

Mientras Intel se prepara para lanzar su tecnología Many Integrated Core (MIC) para producción comercial en 2012, ha logrado atraer a un importante centro de supercomputación de EE. UU. Para que comience a incorporar algunos de sus códigos científicos en la nueva arquitectura. El Centro de Computación Avanzada de Texas (TACC) anunció que se ha asociado con el fabricante de chips y ha comenzado a traer un puñado de aplicaciones de investigación al procesador MIC de preproducción «Knights Ferry». A finales de este año, TACC construirá un grupo de estos chips para un mayor desarrollo, con planes para implementar un sistema basado en el procesador MIC comercial «Knights Corner» cuando Intel comience la producción.

MIC representa la entrada de Intel en la lotería del acelerador de procesadores HPC, ya que la compañía intenta hacer una prueba final en torno a la computación GPU. En gran parte gracias a NVIDIA, la computación GPU, también conocida como GPGPU, se ha convertido en una solución HPC convencional en estaciones de trabajo, clústeres y supercomputadoras en los últimos años. Dependen de entornos de programación especializados, como CUDA y OpenCL, para desarrollar software en esas plataformas.

Como sugiere el nombre, MIC es esencialmente un procesador x86, con más núcleos (pero más simples) que una CPU x86 estándar, una unidad SIMD extra grande para matemática vectorial pesada y subprocesos SMT de cuatro vías. Como tal, está destinado a acelerar el código que puede aprovechar niveles mucho más altos de paralelización que los que se pueden tener en las partes estándar x86.

Knights Ferry es la implementación de desarrollo de Intel derivada del esfuerzo del procesador Larrabee abandonado por el fabricante de chips para la computación visual. El chip tiene 32 núcleos de IA y funciona a 1,2 GHz. Dado que cada núcleo admite SMP de cuatro vías (a diferencia de HyperThreading de dos vías en Xeons), cada chip puede manejar hasta 128 subprocesos en paralelo. En cuanto a la memoria, Knights Ferry tiene 8 MB de caché y de 1 a 2 GB de DRAM GDDR5 estilo GPU. Al igual que su competencia GPGPU actual, Knights Ferry está diseñado para conectarse a un bus PCIe, que actúa como un coprocesador para una CPU x86 estándar.

Knights Corner será la primera versión comercial de MIC de Intel, tendrá hasta 50 núcleos por chip y se implementará en la tecnología de proceso de 22 nm de la compañía. Aunque no se ha anunciado una fecha oficial para el lanzamiento comercial, según una presentación del ingeniero de investigación de Intel Pradeep Dubey en el reciente Seminario Internacional Open Fabrics de 2011 en Monterey, se espera que Knights Corner se publique en la segunda mitad de 2012.

En este punto, TACC utiliza el kit de desarrollo de software MIC (SDK), empleando un chip Knights Ferry conectado a una sola máquina. Según el subdirector de TACC, Dan Stanzione, planean construir un grupo «relativamente pequeño» de nodos equipados con Knights Ferry para probar los códigos en un entorno informático distribuido a finales de este año.

El jueves hablé con Stanzione, quien se mostró muy optimista sobre la nueva arquitectura, señalando que la compatibilidad con x86 es un gran problema para los investigadores de TeraGrid. En general, tienen una inversión masiva en sus códigos científicos, que se cuentan por cientos.

«Esta es una forma de obtener una potencia significativamente mejor por operación sin tener que tirar todo lo que sabemos sobre el software», dijo, y agregó: «Estoy muy entusiasmado con esto como un camino a seguir. Creo que tiene el potencial de ser un verdadero punto de inflexión «.

Una característica interesante de la programación MIC es que es inherentemente compatible con OpenMP, un popular modelo de computación paralela para entornos de memoria compartida. Y dado que la cadena de herramientas HPC de Intel, Parallel Studio y Cluster Studio, se ha extendido a la arquitectura MIC, el programador puede incluso permanecer en el mismo entorno de desarrollo para su trabajo con Xeon y MIC, lo que, por supuesto, a Intel le gustaría. muy.

El resultado es que el código OpenMP escrito para CPU x86 de cuatro o seis núcleos, como algunos de los que TACC ha comenzado a traer, debería pasar con bastante facilidad a un coprocesador MIC de 32 núcleos. «Conseguir que los códigos funcionen por primera vez es bastante sencillo», dijo Stanzione, y agregó que cuando se muevan al clúster MIC, tendrán que descubrir cómo superponer un modelo de memoria distribuida MPI encima de eso.

Según él, ya trajeron muchos códigos de referencia y comenzaron con aplicaciones. Una es una aplicación de bio-modelado, que intenta detectar interacciones epistáticas (cómo los genes se modifican entre sí para expresar un fenotipo) en un genoma de maíz. El código tenía miles de líneas, pero debido a que se paralelizó a través de OpenMP, se transfirió a MIC con una reestructuración mínima.

Aunque TACC ha comprometido recursos para el esfuerzo de MIC, Stanzione dijo que está evaluando enfoques de acelerador de hardware y software en todo el espectro, específicamente utilizando CUDA y OpenCL en GPU. (TACC’s Superordenador de cuernos largos es actualmente la plataforma de GPU más grande del centro, con 512 procesadores NVIDIA Tesla). Si bien es demasiado pronto para comparar el rendimiento entre aplicaciones específicas, ya es evidente que la migración es mucho más fácil con la oferta de Intel.

“Mover un código a MIC podría implicar sentarse y agregar un par de líneas de directivas que toman unos minutos”, explicó Stanzione. «Mover código a una GPU es un proyecto».

Aunque la medición del desempeño es todavía un trabajo en progreso, los primeros resultados sobre el escalado parecen ser alentadores. Según Stanzione, duplicar el número de núcleos MIC más o menos duplicó el rendimiento en algunos de los códigos iniciales. Esperan poder decir mucho más sobre el rendimiento cuando tienen las partes comerciales de Knights Corner.

Desde el punto de vista de Intel, obtener acceso TACC al desarrollo MIC es un gran impulso a su compromiso en muchos lugares. Suponiendo que el puerto sea el esperado, el fabricante de chips podrá señalar un buen conjunto de puntos de prueba basados ​​en aplicaciones HPC del mundo real. Según John Hengeveld, director de marketing técnico de computación de Intel para su grupo de centros de datos, podrán incorporar la experiencia de TACC en la próxima entrega de componentes y software de Knights Corner. «Tener un socio que nos ayude a trabajar en temas de escalabilidad y optimización es realmente muy valioso», explicó.

Aunque TACC es la primera organización importante de HPC con una hoja de ruta comprometida para el desarrollo de MIC, no será la última. Intel tiene actualmente alrededor de 100 desarrolladores de MIC dispersos y, según Hengeveld, anunciarán colaboraciones más importantes en los próximos meses. Y a medida que nos acercamos al lanzamiento comercial de MIC, las noticias sobre la nueva arquitectura deberían comenzar a aumentar. «Hablaremos mucho más de ello en el ISC», prometió Hengeveld.

Deberías compartir en una historia de tu Instagram para que tus amigos lo sepan

??? ? ? ???

Comparte